## **PULSE GENERATING CIRCUIT**

Patent Number:

JP5048407

Publication date:

1993-02-26

Inventor(s):

KADOWAKI TADAO

Applicant(s):

SEIKO EPSON CORP

Application Number: JP19910206719 19910819

Priority Number(s):

IPC Classification:

H03K5/00

EC Classification:

Equivalents:

### **Abstract**

PURPOSE: To devise the generating circuit so that a pulse is generated without being affected by a capacitive load, a temperature and an operating voltage by switching a latch circuit into non pulse output state with a delayed signal thereby outputting a pulse till a body to be driven keeps operation after the latch circuit outputting a pulse activates the body to be driven.

CONSTITUTION: Since an input signal 8 given to one input of a NAND gate 14 is at a high level and an input signal 10 to the other input of the gate 14 is latched at a high level when the input signal 8 changes to a high level, an output signal 11 of the NAND gate 14 is switched to a low level. The signal 11 is delayed via inverters 15-18 acting like delay circuits and a resulting signal 9 goes to a low level and is inputted to a NAND gate 12. A signal 19 of a NAND gate 13 goes to a high level. Since the input signal 19 to one input of the NAND gate 13 and the input signal 8 to the other input of the gate 13 are at a high level, an output signal 10 of the gate 13 goes to a low level. Thus, the pulse continues to be outputted till a body to be driven is activated.

Data supplied from the esp@cenet database - I2

(19)H本語語(JP) (12) 公開特許公報(A)

(11)特許由顧公開番号

# 特别平5-48407

(43)公别日 平成5年(1993)2月26日

(S1)Int.CL°

. 1

。被约起号 行内数理番号

FI

按明表示的研

H03K 5/00

E 7402-5J

審査請求 未請表 請表程の数1(全 5 円)

UNS (MERCIS)

4300 119-206719

(70) 出版本人 000002369

セイコーエブリン特式会社

13条3 (1991) 8月19日 (22)出版計

果京都辦部國內海海衛21日4衛1号

(72) 定吧者 門鹽 史斯

长期职取场由人和3月11365号 七千二

一マブソン株式会社内


(71)代的人 分钟, 節木 喜 邸 (外主名)

(54) (発明の名信) パルス発生回路

(57)【萎約】

【目的】容量負荷、温度、動作電圧に影響されずにバル スを発生する

【構成】少なくともラッチ回路を持ち、パルスを出力し ている状態のラッチ回路は、被駆動体を動作させた後、 遅延された信号でラッチ回路を非パルス出力状態に切り 替える。従って、被駆動体が動作し続けるまでパルスを 出力するので、容量負荷、温度、動作電圧に影響されず に確実に被駆動体を駆動するパルスを発生することがで きる。





### 【特許請求の範囲】

【詩求項 1】RSラッチ回路と、前記RSラッチ回路出力と前記RSラッチ回路のセット入力信号を入力信号とする論理核回路と、前記論理核回路出力を遅延させる遅延回路とで構成され、前記遅延回路出力を前記RSラッチ回路のリセット入力へ接続した事を特徴とするパルス発生回路。

### [発明の詳細な説明]

[0001]

【産業上の利用分野】本発明は、所定の入力信号をトリガとしてパルス信号を出力するパルス発生回路に関する

[0002]

【従来の技術】従来より、所定の入力信号をトリガとしてパルスを発生するパルス発生回路としては、図3(a)の回路が多く用いられている。図3(a)において、1、2、3は信号遅延の為のインバータ、4はナンド・ゲートである。5、6、7は信号線で、5は入力に号、6はインバータ3の出力信号、7はナンド・ゲート・グートの出力信号である。図3(a)の回路の動作について、図3(b)のタイミング・チャート図を用いて説明する。信号5、信号6、信号7に対応する。ここで入力信号5が図3(b)のように入力されたとする。すると、信号6にはインバータ1、2、3によりtd2だけ遅延した6季が出力される。この辞異信号7には、入力信号5の終了タイミングに同期し、パルス幅td2のパルスを出力する事ができる。

[0003]

【発明が解決しようとする課題】しかしながら、前述の 従来技術の場合は以下に示す課題があった。信号でに は、信号でに出力されるパルスにより駆動する被駆動回 路が接続される。ここで、信号 7 により駆動される被駆動回路の容全負荷が大きくなりすぎると、被駆動回路を 駆動できなくなってしまう。この事を図4のタイミング ・チャート図で説明する。波形P1は、信号フに容量負 荷が付いていない場合の理想的なパルス波形をしめす。 波形P2は、信号フに容量負荷が付いている場合のパル ス波形を示す。Hはハイ・レベルを示し、Lはロウ・レ ベルを示す。ここでVLは、被駆動体のロジック・レベルであ り、このロジック・レベルであ り、このロジック・レベルを越えた信号が被駆動 体に与えられると、被駆動体は動作する。従って、被駆 動体の容量負荷が大きく成りすぎると、波形P2が遅延 し、所定のパルス幅の間でロジック・レベルVLを越え る事ができない。これを防止する為には、図3(a)に おける信号遅延用のインバータ 1、2、3に直列に複数 個のインバータを追加するか、あ るいは信号遅延用のイ ンバータと信号遅延用インバータの間に容量素子を追加 し信号6の遅延量を増加し、発生するパルス幅を大きく すれば良い。しかしながら、インバータもしくは容量素

子の追加は回路を複雑にし、コスト・アップの一因となってしまう。また、インバータを構成するトランジスタは温度や動作電圧によって特性が変化するので、インバータの遅延時間も温度、動作電圧によって変化してしまう。従って広い温度範囲、広い電圧範囲で確実にパルスを発生するように、設計上作り込むのは困難であった。【ロロロ4】本発明は、上述した課題を解決するものであり、その目的は、被駆動体の容量負荷の大小にかかわらず、被駆動体を確実に動作させるバルス発生回路を提供する事にある。

[0005]

「課題を解決するための手段」本発明のパルス発生回路は、RSラッチ回路と、前記RSラッチ出力と前記RSラッチの路のセット入力信号とを入力する論理検回路と、前記論理検回路出力を遅させる遅延回路とで構成され、前記遅延回路出力を前記RSラッチ回路のリセット入力に接続した事を特徴とする。

[0006]

【作用】本発明によれば、論理務出力が被駆動体が動作するまでRSラッチ回路の状態は変化せず、RSラッチ回路は被駆動体を動作させた後、遅延回路により遅延した信号によりリセットされる(RSラッチ回路の状態が変化する)ので被駆動体の容量負荷が大きくても、論理後出力は確実に被駆動体を駆動する事ができる。【0007】

【実施例】本発明の一実施例の回路図を図1 (a) に示す。図1 (a) に於て12、13、14はナンド・ゲートで、ナンド・ゲート12とナンド・ゲート13とにより、RSラッチ回路を構成している。ナンド・が記RSラッチ回路出力の信号10と、前記RSラッチ回路のセット入力信号8を入力した論理検回路。15、16、17、18はインバータであり、信号11を遅延させる遅延回路である。インバータの数は偶数個である。遅延回路の出力信号9は前記RSラッチ回路のリセット入力として、ナンド・ト12人入力されている。インバータ19は上述した本発明の一実施例の回路によって、駆動される被駆動体を示す。

 ルを出力する。

【0009】次に、信号8がハイ・レベルに変化する と、ナンド・ゲート14の一方の入力信号8はハイ・レ ベル、他の一方の入力信号10はハイ・レベルをラッチ しているのでナンド・ゲート14の出力信号11は、ロ ウ・レベルに切り替わる。信号11のレベルは遅延回路 のインパータ15、16、17、18を経て遅延した 後、信号9としてナンド・ゲート12にロウ・レベルを 入力する。するとナンド回路12は、信号19にハイ・ レベルを出力する。ナンド・ゲート13の出力信号10 は、ナンド・ゲート13の一方の入力信号19と、他の 一方の入力信号8が、ハイ・レベルとなるので、ロウ・ レベルとなる。これによりナンド・ゲート 1 4の出力は ハイ・レベルに復帰する。従って、ナンド・ゲート14 の出力信号11は、図1(b)に示す様に遅延回路によ り幅td1のパルスを発生する事ができる。

【0010】-方、被駆動体のインバータ20の容量負 荷が大きく、信号11の遅延が大きい場合について図2 のタイミング・チャート図で説明する。図2に於て信号 P3は、ナンド・ゲート14の出力信号である信号11 に容量負荷が付かない場合の理想的パルスを示す。これ に対して信号P4は、被駆動体のインバータ20の容量 負荷が大きく、信号11が遅延している状態を示す。 H はハイ・レベルを示してはロウ・レベルを示す。 Vick 被駆動体のインバータ20のロジック・レベルを示す。 本発明の場合は図2のP4パルスに示す様に、信号11 が大きく遅延しても、インバータ20とインバータ15 のロジック・レベルが同じであれば、信号11は前記ロ ジック・レベルV Lを越える所まで変化する。これは、 インバータ15が駆動しない限りナンド・ゲート12と ナンド・ゲート13とで構成されるRSラッチ回路にリ セットがかからず(信号9がロウ・レベルに切り替わら ないのでRSラッチ回路にリセット入力されない)信号 11のレベルがロウ・レベルであ り続ける為である。従 って、ナンド・ゲート14が駆動する被駆動体の容量負 荷が過大であっても、ナンド・ゲート14は確実にパル スを発生できる訳である。

【〇〇11】上述の説明では入力信号の立ち上がり信号 に同期したパルスを発生する一実施例を説明したが、入 力信号の立ち下がり信号に同期したパルスを得たい場合 は、図1(a)に於けるナンド・ゲート12、13、1 4の三つをノア・ゲートに置き換えればよい。また、図 1 (a)では遅延用のインバータを4個図示したが、4 個だけに限る訳ではなく、必要なパルス幅を得る為にインバータの数は2×n個(nは整数)で無論よい。 [0012]

【発明の効果】以上述べたように本発明によれば、入力 信号のレベル変化をトリガとしてパルスを発生する事が でき、前記パルスは過大な容量負荷が付いたとしても、 被駆動体が動作するまでパルスを出力し続けるので、容 **量負荷の大小の影響を受けずに確実に動作する事ができ** るという効果がある。

【〇〇13】また、温度や動作電圧が変化して、回路を 構成する各々のトランジスタの特性が変動し、遅延回路 によって作られるパルス幅が変化しても、遅延回路が動 作するタイミングを被駆動体が動作するよりも、同じか よりおそく動作するように、被駆動体のロジック・レベ ルと遅延回路の最初のインバータのロジック・レベルを 作り込んでおけば、温度や動作電圧の影響をほとんど受 けずにパルスを発生する事ができるという効果がある。 【0014】また、本発明の回路を直列に多段接続する 事により、入力信号のレベル変化をトリガとして任意の 数(整数)のパルスを連続的に出力できるという効果も

【0015】この-例を図5(a)の回路図に示す。本 発明の回路を3個直列に接続した例である。ここで、信 号15に立ち上がりの信号が入力したとすると、図5 (b) のタイミング・チャート図にしめす動作をする。 図5 (a) の信号名と図5 (b) の信号名は同じであ る。図5(b)に示す用に、信号15の立ち上がりにた いして信号16、信号17、信号18の順に連続的にパ ルスを出力する事ができる。本発明の回路を「個直列に 接続すれば、連続したn個のパルスを得られる事は言う までもない。

【図面の簡単な説明】

【図 1】 (a) 本発明の一実施例を示す回路図。

(b) 本発明の一実施例を示すタイミング・チャート 図.

【図2】本発明の動作を示すタイミング・チャート図。

【図3】(a)従来例の回路図。

(b) 従来例の動作を示すタイミング・チャート図。

【図 4】従来例の動作を示すタイミング・チャート図。

【図5】(a)本発明の応用例を示す回路図。

(b) 本発明の応用側の動作を示すタイミング・チャー ト図。


【符号の説明】

1、2、3 インバータ

4 ナンド・ゲート

5、6、7、8、9、10、11 信号線

12、13、14 ナンド・ゲート 15、16、17、18 信号線







[B2]

[🗔 3]

P4 22

× 0.5

**23** 



